马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
初学ISE 测试IP core 生成了一个单口RAM, 直接把个端口接出来,读写数据,发现读出的数据一致是00
该给的时序都给了,不知道是什么原因
代码如下:
module test_ram(
input clk,
input [7:0] dina,
input [7:0] addr,
input wea,
input ssra,
output douta
);
ram ram_t(
.clka(clka),
.dina(dina),
.addra(addra),
.wea(wea),
.ssra(ssra),
.douta(douta)
);
endmodule
tb文件如下:
module tb;
// Inputs
reg clk;
reg [7:0] dina;
reg [7:0] addr;
reg wea;
reg ssra;
// Outputs
wire [7:0] douta;
// Instantiate the Unit Under Test (UUT)
test_ram uut (
.clk(clk),
.dina(dina),
.addr(addr),
.wea(wea),
.ssra(ssra),
.douta(douta)
);
initial begin
// Initialize Inputs
clk = 0;
dina = 0;
addr = 0;
wea = 1;
ssra=1;
// Wait 100 ns for global reset to finish
#100;
ssra=0;
// Add stimulus here
end
always #10 clk=~clk;
always #20 begin dina=dina+1; addr=dina; end
endmodule
仿真图如下:
|