|
楼主 |
发表于 2011-7-24 10:55:07
|
显示全部楼层
如果IO部分是由real clock来constraint的,在做完CTS之后用update_clock_latency 而不是set-propagated_clock,如果是virtual clock constraint IO,那就得先设set_latency_adjustment_options -from clk -to Virtual clk,再update_clock_latency
lz1920 发表于 2011-7-24 09:52
没有试过你说的方法,不敢说对错
这是一道由浅入深的问题,第一问很简单,答错的话,后面就不用问了
CTS后,是否有违法,违法多少,是中等难度的问题,答对的话,说明有block level P&R的经验
如何修复违法是有些难度的问题,
简单的回答是在input delay上加clock insertion delay的值,在output delay上减去clock insertion delay的值
但是当有上千个input和output port时,做起来比较麻烦,
有个非常简单的方法,想到了,就是满分! |
|