在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 23893|回复: 134

基于verilog 的同步FIFO设计

[复制链接]
发表于 2009-4-23 18:44:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于verilog 的同步FIFO设计,包含原理结构图和源代码,测试文件。

fifo_syn.rar

18.47 KB, 下载次数: 836 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-6-8 09:16:26 | 显示全部楼层
好东西怎么没见人顶!!!我顶一个!!!
发表于 2009-6-22 09:45:41 | 显示全部楼层
好资料,谢谢楼主。
发表于 2009-6-22 10:58:01 | 显示全部楼层
verygood
发表于 2009-7-1 13:39:07 | 显示全部楼层
lslsllslslls
发表于 2009-7-1 13:41:30 | 显示全部楼层
简洁易用,真的挺好的,谢谢楼主~
发表于 2009-7-1 17:06:11 | 显示全部楼层
大哥,好帖子!
发表于 2009-7-1 17:08:24 | 显示全部楼层
简洁易用,真的挺好的,谢谢楼主~
发表于 2009-7-1 22:47:49 | 显示全部楼层
参考下
发表于 2009-7-6 14:47:01 | 显示全部楼层
这个速度能到多少?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 07:47 , Processed in 0.021937 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表