12bit SAR ADC前仿ENOB只有10

20231725

这么慢的采样速率加冗余的意义是什么

爱咋咋come

BluseZ 发表于 2025-5-20 16:28
是的老哥，我目前采样开关，差分，采样相下ENOB=7.6bit，保持相ENOB=14bit，但是不知道如何去提高采样相 ...

采样相的ENOB里边，已经用了差分结构，沟道电荷注入可以忽略一点；时钟馈通也不好搞，因为减小尺寸，RON会增加，增大采样电容，三次谐波会增大；自举电容增大，得看带宽是否能够容忍；还有一个是衬偏效应，VTH的非线性，得用DNW的MOS管。

爱咋咋come

来丶猫猫 发表于 2025-2-28 10:09
优化了一下CDAC结构，目前测出来整体有效位数能达到11.2bit，snr 69dB, SFDR达到80dB的样子，采样电路部分 ...

大佬现在优化的怎么样了呢

张蟀帅

大哥，改好了吗？我也想问一下，我现在做的一个12bit SAR/SS ADC，采样率100K，采样128个点，fin=100K*13/128，跑了一下最后结果只有10.8bit