PLL Jitter, PhaseNoise cadence 仿真

xq19901211

david_reg 发表于 2024-4-8 18:33
for the relatioin between Edge phase noise and sampled output noise, you can refer to this link.  ...

divider仿真，应该用sampled jitter还是timeaverage? sampled jitter怎么设置啊？

如果用timeaverage，应该用USB还是AM还是PM？

从time average 仿真结果看，100k之前PM噪声大，100K之后AM噪声大，造成PM和AM噪声偏大的原因是什么？

高鹏

xq19901211 发表于 2024-8-14 09:50
divider仿真，应该用sampled jitter还是timeaverage? sampled jitter怎么设置啊？

如果用timeaverage，应 ...

用sampled jitter ，选输出信号和地，触发沿选1

xq19901211

高鹏 发表于 2024-8-15 16:14
用sampled jitter ，选输出信号和地，触发沿选1

trigger和measurement选一样的输出信号吗？

高鹏

xq19901211 发表于 2024-8-15 21:20
trigger和measurement选一样的输出信号吗？

对的，都是上面输出信号，下面地，然后edge number选1吧或者后面的都可以，好像是说重哪个沿开始计算，触发方式选上升沿，PFD是上升沿触发么

xq19901211

高鹏 发表于 2024-8-16 10:53
对的，都是上面输出信号，下面地，然后edge number选1吧或者后面的都可以，好像是说重哪个沿开始计算，触 ...

谢谢~，是上升沿
大概明白了怎么设置的了

binnq

感谢

xq19901211

高鹏 发表于 2024-8-16 10:53
对的，都是上面输出信号，下面地，然后edge number选1吧或者后面的都可以，好像是说重哪个沿开始计算，触 ...

用sampled 仿出来DIV  noise很高

xq19901211

高鹏 发表于 2024-8-16 10:53
对的，都是上面输出信号，下面地，然后edge number选1吧或者后面的都可以，好像是说重哪个沿开始计算，触 ...

这么设置有仿不出来edge noise,提示没找到沿

高鹏

xq19901211 发表于 2024-8-20 11:49
这么设置有仿不出来edge noise,提示没找到沿

edge number设置为1试试，仿真不出来也很正常，有些时候就是不收敛。

高鹏

xq19901211 发表于 2024-8-20 11:07
用sampled 仿出来DIV  noise很高

很高，看看是不是设计的问题了，正常来说分频器的噪声都是这么仿真的