GGNMOS有不均匀导通的特点，那请问为什么拉宽Drain可以使其均匀导通呀

李幕白 · 发表于 2023-10-18 18:56:43

谢谢！学习！

hijackerhaha · 发表于 2023-10-26 10:25:12

讨论的很热烈，学习了！
我想问GGNMOS不能像GCNMOS那样通过沟道开启泄放ESD电流（比如GATE和Source之间串个大电阻），是因为GGNMOS的面积太小的缘故？

Abaoapple · 发表于 2023-10-27 16:46:05

  放在nwell里的open drain的nmos，那应该就是类似ggnmos了。全部开启的条件是drain/pwell 都被反向击穿，所有的pwell都被太高，和source正向导通，寄生npn进入
放大区。gg走井，gate状态不影响npn是否开启。没加sab就会中间先开边上开不了，中间烧了。

  GC的话靠给gate电位开启，打esd时候gate变成1，nmos开启，esd电流通过沟道泄放。GC要是能即时开启的话，大概率管子全开了，M1接的好，所有gate默认电位一致

  pad上的二极管没打坏，power打坏。可能是二极管面积大  二极管还在扛的时候功率管先狗带了

改版准备咋整，加sab的话功率管性能会下降，加ggnmos的话就是改全版了，能不能在二极管那边想想办法，加块板子，改二极管掺杂浓度，让二极管早点通

蹲你们改版的后续

1

2

3

zhangyp · 发表于 2023-10-27 16:54:29

我的改版预计11月中旬回来，预测要到月底才能得到样片测试ESD了，到时候再来汇报情况，这次主要是修改了SAB层次，但是我很担心这次加了个电阻，这个驱动管的驱动能力有下降，客户又会不满意了，真的很难完美；客户就是这里，又要驱动电流大，又希望安全！

Abaoapple · 发表于 2023-10-27 17:09:36

tap是按照最远打的吗，下次可以打的密一点，比如按你那一大块，横竖加两条tap的话，会不会四个小方块的中间先开启，更加耐操点

zhangyp · 发表于 2023-12-1 20:24:55

兄弟们，我之前没画SAB层导致的ESD问题，我这边重设计了SAB层后，晶圆已经生产出来了，又送去做了ESD，但是效果虽然好了一些，但是还是无法达到很好的效果，实际在对GND+和对VDD+（OPENDRAIN结构）的时候，最差的只有500V能通过，因我是设定从500V开始打，PASS后再增加500V，但打到1000V，有一颗就失效了，另外2颗在2000V失效；不过之前的效果更差，之前的效果是我设定从250V开打，可是大部分一开始打就失效了；现在至少能承受500V或者1000V，因为1000V失效的就一个；其他的都在1500V和2000V；这个效果是不是还是太差了，能出货吗？

hijackerhaha · 发表于 2023-12-2 11:21:55

zhangyp 发表于 2023-12-1 20:24
兄弟们，我之前没画SAB层导致的ESD问题，我这边重设计了SAB层后，晶圆已经生产出来了，又送去做了ESD，但是 ...

这个为什么均匀性这么差啊，也差的太多了

neonato · 发表于 2024-2-18 10:19:14

SAB有载流子饱和的特性，单位截面能过的最大电流受限，因此可以让大电流均匀导通

sunnyliu · 发表于 2024-7-29 16:06:36

本帖最后由 sunnyliu 于 2024-7-29 16:08 编辑

zhangyp 发表于 2023-12-1 20:24
兄弟们，我之前没画SAB层导致的ESD问题，我这边重设计了SAB层后，晶圆已经生产出来了，又送去做了ESD，但是 ...

你这个大片power mos版图确定了的情况下，通过NPN寄生泄放ESD的方式基本不可能了。去改版的话，只能希望ESD泄放通路尽量走沟道了（类似clamp）。你看看电路上有没有办法检测ESD信号，之前好像有人提到加一个cap的。可以试一下。但是一定要注意正常电压的波动范围内不要触发ESD事件。

sunnyliu · 发表于 2024-7-29 16:09:26

估计你这个power mos的面积还是非常大的，这个衬底压差非常明显。然后你的Vt2应该比Vt1小。你可以测个TLP验证一下

[求助] GGNMOS有不均匀导通的特点，那请问为什么拉宽Drain可以使其均匀导通呀

站长推荐 /2