GGNMOS有不均匀导通的特点，那请问为什么拉宽Drain可以使其均匀导通呀

zhangyp

各位，确实这个端口是open drain的端口设计，我这种不加SAB的设计，我是想我的设计针对ESD来说是float gate的NMOS设计，floating gate不是说可以调低vt1，然后利用管子直接导通来泄放电流吗？怎么到我这里就不行了呢？我把gate接好，就是一个管子通了其他的管子希望能同时都导通，但是现在确实只通了中间2个管子，这两个管子共source，把我的source都给烧坏了；不过好在大家都说是sab的问题，这个看起来就更改一层MASK就好，而且我留的有位置；等我改好之后到时候再做一下ESD测试看看

农民赵

zhangyp 发表于 2023-9-18 20:14
各位，确实这个端口是open drain的端口设计，我这种不加SAB的设计，我是想我的设计针对ESD来说是float gate ...

Float gate是会降低vt1。但是泄放ESD的电流一定不是靠着沟道导通，都是靠寄生的NPN去泄放ESD电流的。

农民赵

农民赵 发表于 2023-9-19 08:38
Float gate是会降低vt1。但是泄放ESD的电流一定不是靠着沟道导通，都是靠寄生的NPN去泄放ESD电流的。
...

Floating的GATE还有一个问题，就是你的gate容易被拉高，导致沟道过度开启，最终ESD电流从沟道走掉烧毁器件。
所以你看大部分的GGNMOS都是GATE接地，或者通过一个电阻接地。通过电阻接地也可以降低vth1。
期待你改版之后的结果，到时候记得分享一下哈。

zhangyp

农民赵 发表于 2023-9-19 08:42
Floating的GATE还有一个问题，就是你的gate容易被拉高，导致沟道过度开启，最终ESD电流从沟道走掉烧毁 ...

我的是floating gate，而且我前面说过了，我希望能同时打开所有的管子放电，所以我把gate接的比较可靠，所有的gate都打双孔来接触，而且一铝也走的比较宽；

现在就是他还是只开启了中间2个管子，其他的管子都没事一样；

zhangyp

农民赵 发表于 2023-9-19 08:42
Floating的GATE还有一个问题，就是你的gate容易被拉高，导致沟道过度开启，最终ESD电流从沟道走掉烧毁 ...

我现在的问题好像是gate没有被拉高啊，因为我gate接的比较好，我确信如果有一根拉高了，另外一个几根也能被拉高，现在发生的问题就是没有同时开启；我想知道的是，我们做版图的，针对这个ESD放电，咱们是应该优先让这个电流在表面走泄放，还是应该优先靠下面的寄生的NPN泄放电流啊？我不是很清楚这个问题，我个人感觉应该让表面泄放，这样泄放的电流比较大，相同的面积下ESD耐压会比较高一些，现在唯一的问题就是这个怎么让这些nmos管子在ESD来的时候同时导通这个问题，我想是不是建议设计那边在PAD和这个NMOS的gate输入这里加一个电容，当外接ESD来了之后，这个gate就可以同时被拉高，这样就可以同时导通了，但是我想的比较简单，这样加一个小电容后，可能会有其他的副作用；

农民赵

zhangyp 发表于 2023-9-20 21:08
我现在的问题好像是gate没有被拉高啊，因为我gate接的比较好，我确信如果有一根拉高了，另外一个几根也能 ...

ESD一定是寄生的NPN放电，而不是沟道放电。

franzjoseph

加入SAB之后表面电阻增大，电流更多走体内，避免了表面电流集聚烧穿

Kitty_

沐风彡 发表于 2023-9-8 16:13
首先，你要明白GGNMOS导通泄放ESD能量的机制是寄生BJT开启，
那么不均匀导通的原因就是寄生BJT无法同时开 ...

想请教一下，关于电流分配，S/D的连线有需要考虑S/D的连线线阻一致的说法吗，还是只有电流很大的时候才需要考虑呢？

沐风彡

Kitty_ 发表于 2023-10-9 10:28
想请教一下，关于电流分配，S/D的连线有需要考虑S/D的连线线阻一致的说法吗，还是只有电流很大的时候才需 ...

不用特别去考虑S/D的连线线阻一致，但是要保证S/D端的金属线总宽度可以承受你设计目标的ESD电流冲击

zhangyp

能请教一下？我做这个功率管的同时，版图上还有位置可以放一颗针对这个PAD的仿ESD的器件，位置大约有200um*50um；完全够放附加多一个ESD防护器件，那我应该是放ESD二极管呢？还是再放一颗这个类似的有SAB结构的栅源短接的MOS管呢？请问大约那种防ESD效果更好？相同的版图面积的情况下，其实我还希望这个增加的ESD防护器件在ESD来了的时候能优先打开，这样能更好的防护到我的功率管；