设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

12 3 4 5 / 5 页下一页

发新帖

查看: 9830|回复: 43

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

发表于 2023-5-7 22:14:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.zip

28.87 MB, 下载次数: 489 , 下载积分: 资产 -9 信元, 下载支出 9 信元

回复

发表于 2023-5-8 09:09:26 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-5-8 09:28:39 | 显示全部楼层

谢谢

回复支持反对

发表于 2023-5-8 09:51:52 | 显示全部楼层

看看

回复支持反对

发表于 2023-5-8 10:54:43 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-5-8 15:00:17 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-5-9 23:16:52 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-5-30 19:18:05 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-5-30 19:20:40 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-6-1 16:38:59 | 显示全部楼层

thank

回复支持反对

12 3 4 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 01:47 , Processed in 0.022130 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表