EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

123 4 5 / 5 页下一页

楼主: tengjiexx

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

[复制链接]

fd9512

发表于 2023-6-3 15:20:36 | 显示全部楼层

謝謝

回复支持反对

tolerate_tao

发表于 2023-6-21 15:32:44 | 显示全部楼层

好资料！

EETOP创芯人才网简历投递入口

回复支持反对

jjm_997

发表于 2023-6-29 10:59:15 | 显示全部楼层

感谢分享

回复支持反对

abc_def_ghi

发表于 2023-8-6 11:09:42 | 显示全部楼层

thanks..

EETOP创芯人才网职位发布入口

回复支持反对

jordanko

发表于 2023-8-17 20:53:35 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

jordanko

发表于 2023-8-17 20:55:08 | 显示全部楼层

THANK

EETOP创芯人才网职位发布入口

回复支持反对

光辉岁月

发表于 2023-9-3 22:16:30 | 显示全部楼层

SEE SEE

EETOP创芯人才网简历投递入口

回复支持反对

邝卓宇

发表于 2023-9-8 15:32:36 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

棒约翰

发表于 2023-9-8 15:38:49 | 显示全部楼层

多谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

hasea

发表于 2023-9-14 11:57:38 | 显示全部楼层

非常经典的教材，谢谢楼主

回复支持反对

123 4 5 / 5 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-26 02:44 , Processed in 0.019730 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

站长推荐 /2