比较器的蒙特卡洛仿真失调电压

魔陈公仔

17315768922 发表于 2021-3-12 20:37
大哥，麻烦你看一下，我是这么设置的，是不是哪里设置错了，出来的波形好像不太对，是公式错了吗
...

DFF的设置是错的，veriloga里的描述，vtrans的意思是翻转电压的判断点，也就是D的输入电压高于vtrans值，判定为高电平，所以1.65设置没问题。vtrans_clk是时钟信号的翻转参考电平，你这样设置是说clk的电压大于10uV时，DFF判定时钟上升沿到来。这不对了，你的CLK最低都是100mV，DFF都没有时钟跳变的判定哎。
测量公式看起来是没什么问题，但是你要把波形贴出来看看，DFF的输出只能有一个变化边沿。讲道理，你的VIN是一个上升的斜坡，那你比较器输出应该一开始是低，之后才会变高，比较器的输出应该只有一个上升翻转点，不知道为什么你公式测量的是第一个下降沿。

你把比较器的输入输出波形、DFF的输出波形都贴出来看看，不要只贴MC结果，如果比较器的功能都不对，那也不用看性能了。

还有个疑问啊，为什么你的CLK占空比不是50%，高低压也不是0到vdd？？？

17315768922

魔陈公仔 发表于 2021-3-13 11:57
DFF的设置是错的，veriloga里的描述，vtrans的意思是翻转电压的判断点，也就是D的输入电压高于vtrans值， ...

额，大哥，这是我比较器的电路图还有时钟信号，输入输出信号波形图，这个比较器是复位阶段输出为高电平，，比较阶段，，VIN+大则VOUT+高电平，VOUT-变为低电平，，大哥，这是我的qq：794305419，方便加个qq嘛，，请教下

17315768922

魔陈公仔 发表于 2021-3-13 11:57
DFF的设置是错的，veriloga里的描述，vtrans的意思是翻转电压的判断点，也就是D的输入电压高于vtrans值， ...

大哥，这是我比较器的电路图，和时钟信号输入输出信号图，复位阶段比较器输出两个高电平，然后比较阶段，如果VIN+大，则VOUT+输出高电平，VOUT-输出低电平，，我也没用过dff器件，所以想请大哥指教一下，该怎么设置，，大哥，我qq：794305419，如果方便的话，你可以加我一下qq嘛

17315768922

魔陈公仔 发表于 2021-3-13 11:57
DFF的设置是错的，veriloga里的描述，vtrans的意思是翻转电压的判断点，也就是D的输入电压高于vtrans值， ...

大哥，这是我比较器的电路图和时钟输入输出波形图，比较器在复位阶段都是高低平，然后比较阶段，vin+大的话，vou+就为高，vout-就为低电平，麻烦大哥看看，这种情况下，我dff该怎么设置，我没用过dff，，数字电路方面也有点懵，麻烦大哥了

魔陈公仔

17315768922 发表于 2021-3-14 10:40
大哥，这是我比较器的电路图和时钟输入输出波形图，比较器在复位阶段都是高低平，然后比较阶段，vin+大的 ...

功能看起来是OK的，CLK=1时，CLKP复位到1，CLK=0（下降沿）采样加比较。
后面一级理想的比较器只是为了把你自己比较器的输出波形整得更好一些，配置没什么要改的。DFF的话，用CLK当时钟也是OK的，vtrans两个都设成1.65吧。

IN+和IN-，理论上应该是一端参考信号，一端输入信号，也是没问题的，按照你之前截图的输入信号配置，没啥问题。

主要是看DFF的输出，应该有且只有一个从低到高的翻转点，翻转点时刻对应的输入压差才是失调电压。

还有一点就是，比较器也是有工作状态要建立的，工作点没有建立好，比较的结果也会出错。一般会把输入信号前面延迟一段时间，让比较器的工作点完全建立好后，再改成斜坡仿失调，会比较准确。

17315768922

魔陈公仔 发表于 2021-3-14 11:40
功能看起来是OK的，CLK=1时，CLKP复位到1，CLK=0（下降沿）采样加比较。
后面一级理想的比较器只是为了把 ...

大哥，其实我没明白这个仿真测试电路为啥能测试失调电压，这个dff到底是啥作用的器件啊，，所以我不知道参数该怎么设置，大哥能和我说说吗，搞了好久了，这个失调没搞出来

Tong9yu18

你仿理想器件 output 可以仿出来？

17315768922

Tong9yu18 发表于 2021-3-14 16:10
你仿理想器件 output 可以仿出来？

额，大哥，什么意思，求指教

17315768922

魔陈公仔 发表于 2021-3-14 11:40
功能看起来是OK的，CLK=1时，CLKP复位到1，CLK=0（下降沿）采样加比较。
后面一级理想的比较器只是为了把 ...

不对，不应噶说是触发器没搞明白，应该是那个公式没明白，那是我在教程里看到的，不知道为啥用clip cross函数

魔陈公仔

17315768922 发表于 2021-3-14 17:48
不对，不应噶说是触发器没搞明白，应该是那个公式没明白，那是我在教程里看到的，不知道为啥用clip cross ...

你看起来好像还没有理解什么是失调电压，应该要怎么找到失调电压。。。。。

那我问你，在14楼你发的OUT输出波形里，只看比较器的输出波形，你能一眼就分辨出某一段高电平里，哪一部分是复位电平，哪一部分是比较结果吗？不结合CLK的波形，你是分辨不出来的。比较器，我们关心的只是比较结果，根本不需要你的复位信息。

比如你第一次CLK为高电平，比较器复位，第一次CLK为低电平，比较器开始比较，那么在第一次CLK低电平的末尾，比较器肯定能输出一个比较稳定的判定结果了。那用一个DFF。那以第二次CLK的高电平来采样这个判定结果，是不是在第二个CLK周期内，DFF的输出都是第一个CLK周期判定的结果？不会出现有电平复位的情况？这就是DFF的作用，DFF只在CLK上升沿有效。经过DFF，是不是比较器的输出波形就从一个带有复位信息的波形，变成一个只有比较结果的理想波形。这样你随便输入信号，比较的结果一眼就能看出，这是DFF的意义。DFF前的理想比较器，只是把你OUT带有毛刺的波形变成一个没有毛刺的波形而已，方便DFF处理。只是比较的结果和真正的输入信号差了可能有半个周期。

再来说失调电压，你知道2mV的失调电压意味着什么吗？就是VIN+和VIN-之间的差值要大于2mV，比较器输出才会判定为逻辑高。如果没有失调电压，VIN+只要大于VIN-，哪怕只有1uV，输出都是逻辑高。所以我们怎么找失调，就是让VIN+从一开始就小于VIN-，那么比较器一开始输出就会是逻辑低，然后一点一点增大VIN+，增大到某一个点，有且仅有这一个点，会使输出变成逻辑高。这个点在哪？理想就是VIN+=VIN-的时候啊，没有失调。那如果存在失调就变成VIN+ + VOS = VIN-，VOS可以是正的，可以是负的。怎么找这个VOS，就是用斜坡啊，当比较器输出出现唯一的逻辑低电平到逻辑高电平的上升沿时，这个翻转点对应的输入信号电压差，就是你的VOS。

至于公式就是在描述这个找VOS的方法。按照上面的描述，corss意味着找到DFF输出出现第一个上升沿时对应的时间点，上升沿判定的标准就是翻转阈值点，一般是vdd/2=1.65V。value意味着找到在某个时间点处某个信号的值，公式的意思就是找在DFF输出上升沿处，输入信号的电压差是多少。不仿MC，算出来的VOS应该就是无限接近0，如果不是那就有问题。另外，clip我觉得没必要，直接用DFF的输出瞬态信号就可以了。

我觉得吧你理解一个电路，先自己分析一下电路，然后尝试半个周期半个周期，一步一步慢慢画出来各个关键节点处的瞬态波形应该是怎样的，然后你再去仿电路，看看得到的波形和你分析的波形是不是一致的，一致就说明是对的，不一致就debug，看是你想错了，还是电路搭错了。