在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 17315768922

[求助] 比较器的蒙特卡洛仿真失调电压

[复制链接]
发表于 2023-6-8 11:14:17 | 显示全部楼层
顶顶,受益匪浅
发表于 2023-7-6 19:56:02 | 显示全部楼层
mark一下
发表于 2024-1-2 21:12:53 | 显示全部楼层


魔陈公仔 发表于 2022-10-10 09:28
你说的不全对,比较器是有带复位功能,但我们要的是比较的结果,比较器的末端一般会有一个锁存器,在内部 ...


大哥,您好,我想看MOS管具体的VTH mismatch对我电路的影响 该怎么操作呢?(比如我假设两个管子的VTH存在80mv的mismatch,然后我想看这个mismatch对我电路的影响)
发表于 2024-1-12 12:54:38 | 显示全部楼层


qingqingzi 发表于 2024-1-2 21:12
大哥,您好,我想看MOS管具体的VTH mismatch对我电路的影响 该怎么操作呢?(比如我假设两个管子的VTH存 ...


会了嘛
发表于 2024-2-23 09:52:58 | 显示全部楼层
我用的类似的方法跑出来标准差很小,不知道是为什么。我是180nm的工艺,尝试了两种找vin的方式:左图是直接根据SRlatch的输出Vo1变化时间减去1/2Tck;右图是当SRlatch后接的DFF输出变化到1/2VDD的时刻减去一个时钟周期(DFF输出更新比SRlatch慢一个时钟周期)。后者应该是更加准确,因为选择vin的时间更接近于比较一开始的时间。但两种结果标准差都很小。

QQ截图20240223095215.jpg
QQ截图20240223094919.jpg
发表于 2024-2-23 09:54:06 | 显示全部楼层


qingqingzi 发表于 2024-1-2 21:12
大哥,您好,我想看MOS管具体的VTH mismatch对我电路的影响 该怎么操作呢?(比如我假设两个管子的VTH存 ...


可以在一个管子的栅极加个80mV的DC电压来模拟
发表于 2024-3-1 21:11:16 | 显示全部楼层


Riching 发表于 2024-2-23 09:52
我用的类似的方法跑出来标准差很小,不知道是为什么。我是180nm的工艺,尝试了两种找vin的方式:左图是直接 ...


MC模型加了吗,是不是没加上
发表于 2024-3-2 09:06:27 | 显示全部楼层


Anguillidae 发表于 2024-3-1 21:11
MC模型加了吗,是不是没加上


我仿真mos的vth看着是加上的,标准差看起来比较正常。想问下是不是我用的180nm的工艺原因,我朋友用180的跑出来也几乎没有offset
发表于 2024-3-3 13:57:29 | 显示全部楼层


Riching 发表于 2024-3-2 09:06
我仿真mos的vth看着是加上的,标准差看起来比较正常。想问下是不是我用的180nm的工艺原因,我朋友用180的 ...


我用的也是180nm,模型没加够的时候std dev也只有几百p,可以再检查下
发表于 2024-3-3 20:23:03 | 显示全部楼层


Anguillidae 发表于 2024-3-3 13:57
我用的也是180nm,模型没加够的时候std dev也只有几百p,可以再检查下


方便看下您加的模型名吗?我问其他同学看说是够了,我用的tsmc的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:27 , Processed in 0.025076 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表