蜂鸟e200的VCS仿真以及verdi联调手把手

hushan

live_不易 发表于 2023-7-7 16:06
已经解决了，仿真能够出现pass了

这种方法是一种解决的方法。



我也找到了一种方法，其实就是tb_top.v里$value$plusargs函数的问题，在使用VCS编译的时候找不到.verilog文件的路径。


解决方法：


可见下图，分别将./vsim文件夹中的Makefile文件和./vsim/bin文件夹中的run.makefile对应位置更改即可。

cmmjava

感谢分享

zxyzxy55

谢谢楼主分享！！！！

flower112528

xiaoliyang 发表于 2019-11-19 17:23
进入verdi中仿真出现了这样的问题是什么原因呀，有遇到过吗？
Warning-[STASKW_RMCOF] Cannot open file
/h ...

请问，这个问题解决了吗

xiaoquhengqilai

flower112528 发表于 2024-3-30 10:42
请问，这个问题解决了吗

请问这个解决了吗

your87

thanks