在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: puxiancheng

[求助] 求书《RTL Modeling with SystemVerilog For Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design》

[复制链接]
发表于 2022-5-6 19:37:01 | 显示全部楼层
打捞一下。。。
发表于 2022-5-8 10:20:22 来自手机 | 显示全部楼层
非常感谢
发表于 2022-5-9 19:58:07 | 显示全部楼层


谢谢分享啦
发表于 2022-7-6 12:56:59 | 显示全部楼层
thanks
发表于 2022-8-7 21:41:16 | 显示全部楼层
感谢分享
发表于 2022-9-16 10:13:03 | 显示全部楼层
谢谢大佬的pdf,找了好久
发表于 2022-12-12 10:29:06 | 显示全部楼层
这是本好书
发表于 2022-12-15 02:13:40 | 显示全部楼层
RTL_Modeling_with_SystemVerilo.pdf  11.52 MB, 下载次数: 360 , 下载积分: 资产 -4 信元, 下载支出 4 信元
发表于 2023-7-5 19:24:17 | 显示全部楼层
同求,要是有中文版的就好了
发表于 2023-8-23 23:59:25 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:45 , Processed in 0.019439 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表