求书《RTL Modeling with SystemVerilog For Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design》

dikonpep · 发表于 2019-10-22 21:33:32

关闭问题。

dikonpep · 发表于 2019-10-23 14:10:31

yesbird 发表于 2019-8-1 08:46
check it

Thanks!

jianchongzhou · 发表于 2019-11-12 11:12:25

Thanks,不过比较基础。

ltake · 发表于 2020-7-21 11:01:15

Thanks.

areslee · 发表于 2020-8-4 18:05:54

谢谢分享！

eng_moh · 发表于 2020-9-4 15:38:38

thanks very much

eng_moh · 发表于 2020-9-4 16:44:22

thanks

woolive · 发表于 2021-7-20 09:50:13

学习学习

tamtamchien · 发表于 2021-7-28 10:14:10

yesbird 发表于 2019-8-1 08:46
check it

感謝您的分享

wjq1999 · 发表于 2021-7-28 12:36:25

太好了多谢啦

账号		自动登录	找回密码
密码			注册

[求助] 求书《RTL Modeling with SystemVerilog For Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design》