设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 93 94 95 969798 99 100 101 ... 184 / 184 页下一页

发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-7-6 11:02:28 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-7-6 14:27:40 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-7-7 06:30:28 | 显示全部楼层

学习中多谢！

回复支持反对

发表于 2021-7-8 15:59:47 | 显示全部楼层

看看看看

回复支持反对

发表于 2021-7-9 19:44:44 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-7-10 10:44:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-10 13:37:30 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-7-11 02:22:02 | 显示全部楼层

厉害了，最近也在学makefile

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-11 08:16:33 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-7-11 22:32:05 | 显示全部楼层

学习一下

回复支持反对

1 ... 93 94 95 969798 99 100 101 ... 184 / 184 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 16:47 , Processed in 0.023149 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表