EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 90 91 92 939495 96 97 98 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

fyydnzh

发表于 2021-6-8 20:44:14 | 显示全部楼层

看看，谢谢分享

回复支持反对

一席

发表于 2021-6-9 11:37:50 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

ydqyang

发表于 2021-6-10 10:30:43 | 显示全部楼层

谢谢分享！

回复支持反对

bin_bingo

发表于 2021-6-10 23:06:58 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

qqqqd

发表于 2021-6-15 13:20:50 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

恶霸偷香肠

发表于 2021-6-15 14:54:52 | 显示全部楼层

刚好在学习makefile

EETOP创芯人才网职位发布入口

回复支持反对

xunledelang

发表于 2021-6-15 18:14:20 | 显示全部楼层

来瞅一瞅

EETOP创芯人才网简历投递入口

回复支持反对

zangyunpeng

发表于 2021-6-16 13:11:32 | 显示全部楼层

1111111111

EETOP创芯人才网职位发布入口

回复支持反对

znnaf

发表于 2021-6-17 15:15:46 | 显示全部楼层

看一看

EETOP创芯人才网简历投递入口

回复支持反对

想学验证的阿强

发表于 2021-6-18 16:28:12 | 显示全部楼层

thanks

回复支持反对

1 ... 90 91 92 939495 96 97 98 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 18:30 , Processed in 0.024781 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1