EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 94 95 96 979899 100 101 102 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

凯凯乐乐

发表于 2021-7-12 10:35:03 | 显示全部楼层

看看看看学习一下，谢谢

回复支持反对

lwf

发表于 2021-7-12 11:47:12 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

学习使我快乐

发表于 2021-7-12 15:06:34 | 显示全部楼层

多谢分享

回复支持反对

易素心

发表于 2021-7-12 17:53:41 | 显示全部楼层

看一看

EETOP创芯人才网职位发布入口

回复支持反对

bangbang92

发表于 2021-7-13 10:22:23 | 显示全部楼层

gxgxg

EETOP创芯人才网简历投递入口

回复支持反对

cfly_chang

发表于 2021-7-14 19:49:37 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

EVOLDxD

发表于 2021-7-14 22:40:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

wpz123

发表于 2021-7-15 01:14:03 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

liuguangxi

发表于 2021-7-15 18:59:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

sudheeranala

发表于 2021-7-15 19:56:53 | 显示全部楼层

hi all How are you?

回复支持反对

1 ... 94 95 96 979899 100 101 102 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 16:21 , Processed in 0.023075 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1