EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 72 73 74 757677 78 79 80 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

qq2631155452

发表于 2020-10-4 19:11:46 | 显示全部楼层

thanks!

回复支持反对

171879831

发表于 2020-10-6 15:20:51 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

RFIC.liu

发表于 2020-10-10 09:54:36 | 显示全部楼层

谢谢

回复支持反对

unclebearbear

发表于 2020-10-10 11:23:57 | 显示全部楼层

Thank you very much.

回复支持反对

zml125

发表于 2020-10-12 22:10:19 | 显示全部楼层

不错，感谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

zhucehuaqianma

发表于 2020-10-15 11:49:37 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

wsdgja

发表于 2020-10-15 17:49:08 | 显示全部楼层

cankaoyixia

EETOP创芯人才网简历投递入口

回复支持反对

Airaela

发表于 2020-10-18 10:26:59 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

always_posedge

发表于 2020-10-18 11:45:02 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

SuperLYL

发表于 2020-10-18 21:06:34 | 显示全部楼层

来看一看

回复支持反对

1 ... 72 73 74 757677 78 79 80 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 03:31 , Processed in 0.024021 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1