EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 74 75 76 777879 80 81 82 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

how1e

发表于 2020-11-5 18:13:06 | 显示全部楼层

感谢分享

回复支持反对

767781537

发表于 2020-11-8 17:31:56 | 显示全部楼层

13333

EETOP创芯人才网简历投递入口

回复支持反对

白云深处有一家

发表于 2020-11-10 10:56:36 | 显示全部楼层

谢谢分享，太给力了

回复支持反对

nidiya

发表于 2020-11-10 11:15:15 | 显示全部楼层

thanks for share

回复支持反对

risccpu

发表于 2020-11-10 11:45:00 | 显示全部楼层

Thanks for sharing.

EETOP创芯人才网简历投递入口

回复支持反对

erokui

发表于 2020-11-11 00:20:05 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

萨达萨达

发表于 2020-11-16 15:21:57 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

kingwang0818

发表于 2020-11-16 16:39:31 | 显示全部楼层

kankan xuexi

EETOP创芯人才网职位发布入口

回复支持反对

总在阳光下发呆

发表于 2020-11-16 18:34:33 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

syxsdhr

发表于 2020-11-17 16:48:16 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 74 75 76 777879 80 81 82 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 02:27 , Processed in 0.033006 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1