EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 73 74 75 767778 79 80 81 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

985888406

发表于 2020-10-19 09:34:29 | 显示全部楼层

水水水水水水水水水水水水水

回复支持反对

fangshan

发表于 2020-10-19 09:53:28 | 显示全部楼层

好啊

EETOP创芯人才网职位发布入口

回复支持反对

tcon1234

发表于 2020-10-19 11:14:05 | 显示全部楼层

Thanks

回复支持反对

zaner

发表于 2020-10-19 22:55:26 | 显示全部楼层

x学习学习

回复支持反对

jacklove7

发表于 2020-10-21 22:58:56 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

kiwi在光合作用

发表于 2020-10-23 13:37:20 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

Paranoid0910

发表于 2020-10-23 15:35:27 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

doukuaiwangle

发表于 2020-10-27 16:07:04 | 显示全部楼层

chong

EETOP创芯人才网职位发布入口

回复支持反对

snow2018

发表于 2020-10-27 16:56:58 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

余闲人

发表于 2020-11-5 10:24:47 | 显示全部楼层

看看

回复支持反对

1 ... 73 74 75 767778 79 80 81 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 02:31 , Processed in 0.022862 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1