EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 71 72 73 747576 77 78 79 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

发表于 2020-9-19 13:00:33 | 显示全部楼层

thank you

回复支持反对

ffllyyffllyy

发表于 2020-9-19 14:03:11 来自手机 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

Ellis

发表于 2020-9-20 10:23:04 | 显示全部楼层

谢谢分享

回复支持反对

安阳权志龙

发表于 2020-9-22 03:29:53 | 显示全部楼层

学习下，谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

wgq_5000

发表于 2020-9-22 10:32:05 | 显示全部楼层

好资料

EETOP创芯人才网简历投递入口

回复支持反对

smzh0531

发表于 2020-9-22 10:40:08 | 显示全部楼层

学习一下

EETOP创芯人才网职位发布入口

回复支持反对

独孤败天999

发表于 2020-9-22 17:05:50 | 显示全部楼层

看看楼主的分享

EETOP创芯人才网简历投递入口

回复支持反对

245956057

发表于 2020-9-24 00:12:41 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

whc204

发表于 2020-9-24 17:15:13 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

fire_tree_us

发表于 2020-10-3 07:25:58 | 显示全部楼层

thanks

回复支持反对

1 ... 71 72 73 747576 77 78 79 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 03:37 , Processed in 0.023350 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1