EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 63 64 65 666768 69 70 71 ... 186 / 186 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

寻找北极星

发表于 2020-6-5 14:55:28 | 显示全部楼层

感谢无私分享

回复支持反对

a454633263

发表于 2020-6-5 16:08:44 | 显示全部楼层

kan kan

EETOP创芯人才网职位发布入口

回复支持反对

51709977@qq.com

发表于 2020-6-5 19:12:49 | 显示全部楼层

非常好

回复支持反对

wtao_1994

发表于 2020-6-6 09:03:51 | 显示全部楼层

学习学习

回复支持反对

lx031617

发表于 2020-6-10 10:33:01 | 显示全部楼层

kan kan

EETOP创芯人才网简历投递入口

回复支持反对

lx031617

发表于 2020-6-10 10:33:47 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

king_of_kings

发表于 2020-6-10 15:06:24 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

nerohark

发表于 2020-6-10 17:13:12 | 显示全部楼层

thank you very much

EETOP创芯人才网职位发布入口

回复支持反对

richingtek

发表于 2020-6-12 13:42:26 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

DDE_zhao

发表于 2020-6-12 15:51:56 | 显示全部楼层

学习一下

回复支持反对

1 ... 63 64 65 666768 69 70 71 ... 186 / 186 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-28 22:27 , Processed in 0.027777 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1