EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 59 60 61 626364 65 66 67 ... 186 / 186 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

hhjankin

发表于 2020-3-29 15:35:49 | 显示全部楼层

good topic!

回复支持反对

zzq81

发表于 2020-3-29 21:20:16 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

mpeg0221

发表于 2020-3-30 10:37:42 | 显示全部楼层

3Q!!!

回复支持反对

a529481713

发表于 2020-4-2 21:33:23 | 显示全部楼层

我看好你哦。

EETOP创芯人才网职位发布入口

回复支持反对

柴门风雪

发表于 2020-4-3 15:52:53 | 显示全部楼层

形式化回帖感谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

linux_boy

发表于 2020-4-3 16:25:23 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

阳光的英喆

发表于 2020-4-3 16:42:30 | 显示全部楼层

thank you for sharing

EETOP创芯人才网简历投递入口

回复支持反对

zsl40

发表于 2020-4-3 23:32:54 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

yigehaorem

发表于 2020-4-4 09:57:23 | 显示全部楼层

thinks a lot

EETOP创芯人才网简历投递入口

回复支持反对

loveineda

发表于 2020-4-9 22:25:38 | 显示全部楼层

喜欢的资料

回复支持反对

1 ... 59 60 61 626364 65 66 67 ... 186 / 186 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-28 07:25 , Processed in 0.022206 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1