EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 65 66 67 686970 71 72 73 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

wk99399

发表于 2020-6-21 19:43:47 | 显示全部楼层

tanks

回复支持反对

zhouxf003

发表于 2020-6-22 16:33:39 | 显示全部楼层

thanks

回复支持反对

慕青涵涵

发表于 2020-6-24 15:03:22 | 显示全部楼层

看看

回复支持反对

speedzheng

发表于 2020-6-26 21:08:33 | 显示全部楼层

goog, good

EETOP创芯人才网职位发布入口

回复支持反对

ryq

发表于 2020-6-27 12:46:15 | 显示全部楼层

haode

EETOP创芯人才网简历投递入口

回复支持反对

ericyuhaotong

发表于 2020-6-27 17:40:41 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

WIieee

发表于 2020-6-28 10:57:04 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

yuwoo

发表于 2020-6-29 07:40:34 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

a454633263

发表于 2020-7-2 11:56:10 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

mnrsing

发表于 2020-7-2 12:34:21 | 显示全部楼层

谢谢lz分享，看看

回复支持反对

1 ... 65 66 67 686970 71 72 73 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 06:53 , Processed in 0.023233 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1