设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 54 55 56 575859 60 61 62 ... 201 / 201 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2019-12-23 12:58:40 | 显示全部楼层

kankan

回复支持反对

使用道具举报

发表于 2019-12-23 13:35:35 | 显示全部楼层

看看，学习

回复支持反对

使用道具举报

发表于 2019-12-24 10:42:59 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2019-12-24 16:15:47 | 显示全部楼层

谢谢楼主的分享

回复支持反对

使用道具举报

发表于 2019-12-24 22:48:50 | 显示全部楼层

学习下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-12-25 16:17:10 | 显示全部楼层

kank

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-12-27 10:28:59 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-12-27 13:38:03 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-12-27 15:09:39 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-12-30 10:43:57 | 显示全部楼层

thx for sharing~

回复支持反对

使用道具举报

1 ... 54 55 56 575859 60 61 62 ... 201 / 201 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-17 05:33 , Processed in 0.021577 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表