EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 48 49 50 515253 54 55 56 ... 185 / 185 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

rawhided

发表于 2019-11-6 02:57:30 | 显示全部楼层

great..thank you

回复支持反对

huangfutiger

发表于 2019-11-6 09:00:21 | 显示全部楼层

不错不错一起学习

EETOP创芯人才网职位发布入口

回复支持反对

silence4395

发表于 2019-11-6 10:53:06 | 显示全部楼层

学习....

回复支持反对

awangsong2012

发表于 2019-11-6 13:55:22 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

dongshusong

发表于 2019-11-6 16:14:53 | 显示全部楼层

感谢楼主分享~~~~~试试

EETOP创芯人才网简历投递入口

回复支持反对

ymftian

发表于 2019-11-11 10:04:43 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

chiuchiu

发表于 2019-11-11 10:48:30 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

统计局呵呵

发表于 2019-11-12 13:38:59 | 显示全部楼层

thank you !!

EETOP创芯人才网职位发布入口

回复支持反对

小明d

发表于 2019-11-13 10:52:10 | 显示全部楼层

下来看一看

EETOP创芯人才网简历投递入口

回复支持反对

liu19931020

发表于 2019-11-15 09:43:04 | 显示全部楼层

参考一下

回复支持反对

1 ... 48 49 50 515253 54 55 56 ... 185 / 185 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-26 13:56 , Processed in 0.021879 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /2