EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 170 171 172 173174175 176 177 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

neXtime

发表于 2024-1-17 14:04:42 | 显示全部楼层

回复一下

回复支持反对

xjm527

发表于 2024-1-19 16:33:30 | 显示全部楼层

很不错的分享

EETOP创芯人才网职位发布入口

回复支持反对

hhxx1996

发表于 2024-1-20 09:30:48 | 显示全部楼层

学习学习

回复支持反对

P_duan

发表于 2024-1-21 03:05:32 | 显示全部楼层

好东东

EETOP创芯人才网职位发布入口

回复支持反对

pdauser1002

发表于 2024-1-21 04:26:09 | 显示全部楼层

kan kan

EETOP创芯人才网简历投递入口

回复支持反对

qiangfeng1900

发表于 2024-1-22 09:43:09 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-1-22 14:07:02 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

zh_ic_good

发表于 2024-1-22 14:10:07 | 显示全部楼层

学习下

EETOP创芯人才网职位发布入口

回复支持反对

dreamfly123123

发表于 2024-1-23 17:44:30 | 显示全部楼层

kankan ziliao

EETOP创芯人才网简历投递入口

回复支持反对

panqiang

发表于 2024-2-8 00:04:26 | 显示全部楼层

学习学习，大神

回复支持反对

1 ... 170 171 172 173174175 176 177 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 01:53 , Processed in 0.020931 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1