设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 168 169 170 171172173 174 175 ... 194 / 194 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2023-12-6 10:40:18 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2023-12-6 13:44:58 | 显示全部楼层

CCdddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-12-6 14:06:01 | 显示全部楼层

新人看看

回复支持反对

使用道具举报

发表于 2023-12-7 16:43:51 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

发表于 2023-12-7 16:57:08 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-12-8 09:25:16 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-12-8 11:01:17 | 显示全部楼层

66666666666

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-12-9 12:11:45 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-12-13 16:59:32 | 显示全部楼层

看看，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-12-13 19:34:04 | 显示全部楼层

kankan

回复支持反对

使用道具举报

1 ... 168 169 170 171172173 174 175 ... 194 / 194 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-11 13:56 , Processed in 0.176131 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表