EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 168 169 170 171172173 174 175 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

osymea

发表于 2023-12-6 10:40:18 | 显示全部楼层

谢谢分享

回复支持反对

南瓜曲奇

发表于 2023-12-6 13:44:58 | 显示全部楼层

CCdddd

EETOP创芯人才网简历投递入口

回复支持反对

PayPal

发表于 2023-12-6 14:06:01 | 显示全部楼层

新人看看

回复支持反对

湖之晨曦

发表于 2023-12-7 16:43:51 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

Unblanks

发表于 2023-12-7 16:57:08 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

zwosang

发表于 2023-12-8 09:25:16 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

Edwardcute

发表于 2023-12-8 11:01:17 | 显示全部楼层

66666666666

EETOP创芯人才网简历投递入口

回复支持反对

Binyu-Li

发表于 2023-12-9 12:11:45 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

mr_frank89

发表于 2023-12-13 16:59:32 | 显示全部楼层

看看，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

goinggg

发表于 2023-12-13 19:34:04 | 显示全部楼层

kankan

回复支持反对

1 ... 168 169 170 171172173 174 175 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 07:30 , Processed in 0.021249 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1