EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 165 166 167 168169170 171 172 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

varezki

发表于 2023-11-2 15:21:55 | 显示全部楼层

Thankz

回复支持反对

tan-Dream

发表于 2023-11-8 10:53:39 | 显示全部楼层

看看

回复支持反对

chentd

发表于 2023-11-8 15:54:19 | 显示全部楼层

thanks

回复支持反对

IC验证小学生

发表于 2023-11-8 16:03:18 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

qishaofeng

发表于 2023-11-8 16:18:14 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

IC初学者小石头

发表于 2023-11-8 16:22:08 | 显示全部楼层

kan kan

EETOP创芯人才网职位发布入口

回复支持反对

keper

发表于 2023-11-8 18:04:10 | 显示全部楼层

thx thx

EETOP创芯人才网简历投递入口

回复支持反对

carlosp

发表于 2023-11-9 16:06:23 | 显示全部楼层

学习一下，感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

ASIC搬砖达人

发表于 2023-11-9 16:50:24 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

jiafuwang

发表于 2023-11-10 10:40:44 | 显示全部楼层

谢谢

回复支持反对

1 ... 165 166 167 168169170 171 172 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 07:50 , Processed in 0.022220 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1