数字典型电路知识结构地图，请大家参考，也希望积极补充！

rosshardware

http://blog.eetop.cn/blog-758441-6943824.html            2.1 二进制-0和1的奇妙世界
http://blog.eetop.cn/blog-758441-6943841.html              2.2 与或非-万物皆为逻辑门
http://blog.eetop.cn/blog-758441-6943904.html              2.3  半加器与全加器-一切尽在计算中
http://blog.eetop.cn/blog-758441-6943943.html              2.4 组合逻辑-心直口快（今日更新章节）

rosshardware

已经发布了4个小节的内容，但是目前还没有收到过一个反馈哈，希望大家阅读之后能够给我反馈一些问题，因为后续也准备整理成书，所以希望有问题的地方大家尽快讨论清楚，以便更好指导后续的读者。谢谢大家！

lotfy

rosshardware 发表于 2019-9-3 15:04
已经发布了4个小节的内容，但是目前还没有收到过一个反馈哈，希望大家阅读之后能够给我反馈一些问题，因为 ...

没人回复，是因为前面的太简单了，大多人都会，希望大神快点更新到精彩的部分，到时候就会有很多人来探讨经验了。前面的部分大多萌新也是看了很多教科书，更多人会关注在10多年项目经历设计及注意点，带新人去实际体验到项目。

rosshardware

马上就会有稍微难度大一点的章节发布 2.6， 2.7章节，稍微等待一下！

rosshardware

http://blog.eetop.cn/blog-758441-6943961.html?_dsign=0f7613c7

rosshardware

http://blog.eetop.cn/blog-758441-6943824.html              2.1 二进制-0和1的奇妙世界
http://blog.eetop.cn/blog-758441-6943841.html              2.2 与或非-万物皆为逻辑门
http://blog.eetop.cn/blog-758441-6943904.html              2.3  半加器与全加器-一切尽在计算中
http://blog.eetop.cn/blog-758441-6943943.html              2.4 组合逻辑-心直口快
http://blog.eetop.cn/blog-758441-6943961.html              2.5 时序逻辑-总是要慢一拍（今日更新章节）

dreamer180

请问有好心人可以提供下tcbn90ghptc.db 90nm库吗？

rosshardware

http://blog.eetop.cn/blog-758441-6943824.html              2.1 二进制-0和1的奇妙世界
http://blog.eetop.cn/blog-758441-6943841.html              2.2 与或非-万物皆为逻辑门
http://blog.eetop.cn/blog-758441-6943904.html              2.3  半加器与全加器-一切尽在计算中
http://blog.eetop.cn/blog-758441-6943943.html              2.4 组合逻辑-心直口快
http://blog.eetop.cn/blog-758441-6943961.html              2.5 时序逻辑-总是要慢一拍
http://blog.eetop.cn/blog-758441-6943976.html              2.6 RTL设计关键要点-时序与电路（今日更新章节）

今天章节内容有点多，不过主要想展示一下设计流程，如果对于Demo看不懂，也没有关系，先体验一下设计的正向的方法和流程。

rosshardware

http://blog.eetop.cn/blog-758441-6943824.html              2.1 二进制-0和1的奇妙世界
http://blog.eetop.cn/blog-758441-6943841.html              2.2 与或非-万物皆为逻辑门
http://blog.eetop.cn/blog-758441-6943904.html              2.3  半加器与全加器-一切尽在计算中
http://blog.eetop.cn/blog-758441-6943943.html              2.4 组合逻辑-心直口快
http://blog.eetop.cn/blog-758441-6943961.html              2.5 时序逻辑-总是要慢一拍
http://blog.eetop.cn/blog-758441-6943976.html              2.6 RTL设计关键要点-时序与电路
http://blog.eetop.cn/blog-758441-6943989.html              2.7 verilog与VHDL-描述电路的不同外衣（今日更新章节）

rosshardware

http://blog.eetop.cn/blog-758441-6943995.html?_dsign=58f2c5ce