verilog DDR2读写错误

chinamanxr

你这个现象应该是DDR2总线控制出现了问题，原因是你写的时候给的命令地址不对。
    根据手册ug388的51页表中位宽与选址的关系，pX_cmd_addr[2:0] = 3'b000，而你操作的地址每次递增4，这个地址递增后在控制器内部会被忽略，把第二次操作的数据覆盖到第一次操作的地址上。
    你把c3_pX_cmd_byte_addr的递增值修改成8试试，看能不能解决问题。