how to analyze the report of creating clock tree

sunsibing

Nr. ofSubtrees               : 7          (子时钟数,从时钟树上那些非bud/inv的cell开始算起)
Nr.ofSinks                 : 10          (对于某个时钟来说,树上连接到的clock pin)
Nr.ofBuffer                : 35          (做时钟树时插入的buffer数目)
Nr. of Level (including gates) : 22   (时钟树的级数)
Max trig. edge delay at sink(R): mutiphaseclk/state_reg[2]/CK 11271.8(ps)   (???)
Min trig. edge delay at sink(R): div2clkin/clk60_reg[1]/CK 11089.3(ps)         (???)
                                                                                                                                                                                                      
                           (Actual)                    (Required)
Rise PhaseDelay               : 11089.3~11271.8(ps)    0~400000(ps)
Fall PhaseDelay                : 10325.4~11648.2(ps)    0~400000(ps)
Trig.EdgeSkew              :182.5(ps)                     450(ps)
RiseSkew                         : 182.5(ps)
FallSkew                         : 1322.8(ps)
Max.Rise BufferTran          :571.2(ps)                 400(ps)
Max. Fall BufferTran         :623(ps)                    400(ps)
Max. Rise SinkTran          :331.9(ps)                 400(ps)
Max. Fall SinkTran          :332.7(ps)                  400(ps)
Min. RiseBufferTran          :6.8(ps)                    0(ps)
Min. FallBufferTran          :6.8(ps)                     0(ps)
Min.Rise SinkTran          :219.4(ps)                 0(ps)
Min.Fall SinkTran          :196.1(ps)                 0(ps)


***** Max Transition Time Violation *****
                                                                                                     
PinName                      (Actual)             (Required)
-------------------------------------------------------------------
div2clkin/clk_in__L1_I0/A       [571.2 623](ps)        400(ps)
div2clkin/clk4__L2_I0/A         [390.9 400.5](ps)      400(ps)
div2clkin/clk12_reg[0]/CK        [390.9 400.5](ps)      400(ps)
div2clkin/clk12_0___L1_I0/A      [431.7 329.3](ps)      400(ps)
div2clkin/clk12_0___L3_I1/A      [402.4 404.5](ps)      400(ps)
div2clkin/clk12_0___L3_I0/A      [402.4 404.5](ps)      400(ps)
div2clkin/clk60_0___L1_I0/A      [412.9 313.9](ps)      400(ps)
clk__L1_I0/A                  [421.7 321.2](ps)      400(ps)
clk__L2_I0/A                  [508.2 513.4](ps)      400(ps)

上面这段报告是在encounter软件中插入时钟树的报告,刚开始学这个软件,对于这样报告的分析捕食很清楚,麻烦大家帮我解惑一下.
(1)上面红色的部分是看以前论坛上的贴子写上的,下面那两个是什么意思?(max trig.edge delay)
(2)报告中蓝色字体的部分我应该注意哪些感关键的信息,需要对它们进行怎样的改进呢,这些Required的值是什么时候被设定的呢?
(3)报告中的Max Transition Time Violation应该怎样消除这样的警告了?
(4)如果谁有这方面分析报告资料的话,麻烦给小弟一份,万分感激!