如何用VHDL或verilog HDL实现时钟的2倍频？

dragonba · 发表于 2008-9-24 19:01:36

这个，这个，

还是用PLL或DLL来实现吧，用逻辑实现的时钟没法保证skew和jitter。

dragonba · 发表于 2008-9-24 19:03:51

灌纯水，赚分下载！！

lilylily_yang · 发表于 2009-3-4 10:31:44

kankan

syd613 · 发表于 2009-3-7 22:05:48

期待答案...

passion0977 · 发表于 2009-3-9 11:10:52

原帖由 duckfly 于 2008-8-19 22:51 发表

 登录/注册后可看大图

可以通过标准单元实现一倍时钟的90度移相，然后用0度/90度/180度/270度时钟组合产生2倍时钟。

我们做一个项目的时候就是采用这个办法的。。

a254591139 · 发表于 2009-4-27 17:11:22

想问一下，为什么用纯语言实现的倍频源代码不能综合？

hjx2015@126.com · 发表于 2009-6-2 15:47:48

看看是否能用

dealger · 发表于 2009-6-16 19:53:19

可以实现

fxflb · 发表于 2009-8-6 19:25:09

xilinx中自带的dll，要怎么实现？不需要用代码调用吗？直接内部会倍频好的？？？要调用怎么调用的啊

conggekui · 发表于 2009-8-22 22:38:41

HDL還可以這樣用喔

账号		自动登录	找回密码
密码			注册

倍频