CMOS corner lot的产生，以及与量产时variation的区别

kaiyuan

一直很好奇一个问题：
例如试生产时，一般会回来所谓TT corner的芯片；然后也可以指定fab生产出corner chip。
那么为什么大批量生产时，芯片的variation就变的不可控了，各种corner都有可能？
难道试生产时的“TT” “SS” “FF”芯片多了一些monitor process，动态调整了工艺以得到所需的corner，量产时这一process被取消了？

goxdl

corner用来定process 的window，一般要求+/-3sigma，当然也有的产品window就很窄。
MP时condition定在TT，这是target，但是process会跑偏，跑到1FF或者1SS等等都有可能。process跑偏很常见，fab尽可能的控制在target上。

kaiyuan

回复 2# goxdl

这个可以理解.我的问题是为什么试量产(或者说第一批)的芯片能保证在TT附近？因为fab有特殊的控制吗？

midnightseraph

回复 3# kaiyuan
[size=57.7957344055176px]概率问题，一般第一次跑到TT的概率还是很大的，当然也有偏的，量大了什么都来了，概率不是骗人的

kaiyuan

回复 4# midnightseraph


谢谢回复。
冒昧问一下，这个是猜测呢？还是你知道的实际情况？

kaiyuan

自己顶一下,希望有人能解惑

zhyu101

TT是什么的缩写？

风向仪

tt是typical的缩写

iamshan

因为试生产的时候wafer控制更好，这个时候可能生产的机台都是固定在某几台上，时间段很小，这个时间段生产原材料，机台状况等等variaiton都比较小，当量大的时候，整个process几百道工艺可能某几道工艺的变化就可能引起3sigma的variation了，这些东西在量小的时候是看不到的，大致可以认为试生产的时候是跑在高斯分布的峰值区域的，但是量大的时候就可能跑到比较偏的地方了。所以跑corner lot来找到中心点，以得到最大的process空间，fyi

lijie5992373

为了产品验证早点过，早点有订单来FAB, 你的第一笔qual lot看的紧一些，过golden tool，pirun key layer，而且fab会偷偷下backup wafer，你的TT wafer，可能会有1sigma 的FS/SF/FF/SS来包围，出货的时候选TT给你，而不在TT上的wafer，FAB 就自己吃，或者当小corner wafer验CP window.
量产后你的量大，fab不会每批lot给你pirun，所以inline variation比pilot要大，会导致WAT 不稳定。