|
FEOL: Front End of Line
BEOL: Back End of Line，
FEOL主要指WS到CT这一段loop，主要是device等的构建，Salicide形成，BEOL为CT以后的Process，主要是metal连线等
contact 前 FEOL
contact (CT) - metal => MEOL
metal 後 BEOL Metal 那边 半嵌金属 全嵌金属是指metal 间 连线 VIA 吗?
仅向沟槽内填充Cu（铜）的方式也被称为单镶嵌（single damascene）
FROM "ctimes"
先进逻辑晶片的制造可细分成三大部分：前段制程（thefront-end-of-line；FEOL）、中段制程（the middle-of-line；MOL）与后段制程（the back-end-of-line；BEOL）。 前段制程包含处理晶片中的有源元件，也就是位于晶片底部的电晶体。电晶体当作控制电流的开关，透过三个电极运作；闸极（gate）、源极（source）与汲极（drain）。源极与汲极之间的导通通道电流可以切换开关，转换工作则由闸极电压控制。 后段制程，亦即晶片制造的最后阶段，指的是处理晶片最上层的互连导线。互连导线是分布时脉与其他讯号的复杂配线图，提供电源、接地，并传送电晶体之间的电讯号。后段制程在不同金属层中进行布线，包括局部导线（Mx，其中x指的是金属层的排序）、中间导线、半全局导线与全局导线。总层数可高达15层，但通常Mx层数介于3~6层。每层金属层都有（单向的）金属导线以及介电材料—导线透过规律的轨道（track）进行布局。金属层之间以通孔（via）垂直互连，而通孔以金属填充。 前段与后段制程以中段制程相接。中段制程通常由微型金属结构组成，作为电晶体源极、汲极与闸极的接点。这些微型结构连至后段制程的局部导线层。尽管元件尺寸持续微缩，用来连接的接脚数大致上仍维持不变，也就是说要将导线连至接脚变得更具挑战。 随着元件持续微缩至3nm甚至更小，处理上述各段制程模组的诸多挑战随之而来，这也迫使晶片制造商在前段制程中采用全新的元件架构，并在后段与中段制程尝试新兴材料与整合方案。
这些架构将直接影响局部导线层，因此后段制程需要新兴材料，像是钌（Ru）、钼（Mo）与其他金属合金，还需要全新的整合方案，也就是混合金属布线（hybrid metallization）、半镶嵌（semi-damascene）制程，以及「并合通道高度零通孔」（hybrid-height with zero via；H2with zero via）架构。
| 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2022-12-8 12:54:21
