例说FPGA连载23：UARTUSB外设子板设计

特权fpga

例说FPGA连载23：UART/USB外设子板设计

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1c0nf6Qc

SF-USB子板的实物照片如图2.38所示。

图2.38 SF-USB子板实物照片

SF-USB子板主要用到其USB转UART芯片FT232，该芯片内部功能框图如图2.39所示。它通过USB的D+/D-与PC进行通信，芯片内部能够根据USB协议对数据进行处理，最终通过FIFO将这些数据转换为UART协议和我们的FPGA进行通信。

图2.39 FT232芯片内部功能框图

FT232R的接口电路如图2.40所示。P4为USB port，用于连接PC，UART_TX和UART_RX分别为FT232R芯片的UART发送和UART接收信号，对应的，UART_TX就是FPGA的UART接收，而UART_RX就是FPGA的UART发送信号。D2和D3连接着U2-23/22，在UART_RX和UART_TX收发的时候它们会闪烁以指示工作状态。

图2.40 FT232接口电路

FT232R的引脚定义如表2.3所示。

表2.3 FT232引脚定义

引脚号	引脚名称	类型	说明
15[size=10.5000pt]	USBDP[size=10.5000pt]	I/O[size=10.5000pt]	USB差分信号正，内部集成串联电阻和1.5K ohm上拉到3.3V。[size=10.5000pt]
16[size=10.5000pt]	USBDM[size=10.5000pt]	I/O[size=10.5000pt]	USB差分信号负，内部集成串联电阻。[size=10.5000pt]
[size=10.5000pt]4[size=10.5000pt]	VCCIO[size=10.5000pt]	PWR[size=10.5000pt]	I/O供电电压。[size=10.5000pt]
7,18,21[size=10.5000pt]	GND[size=10.5000pt]	PWR[size=10.5000pt]	芯片的地引脚。[size=10.5000pt]
17[size=10.5000pt]	3V3OUT[size=10.5000pt]	[size=10.5000pt]O[size=10.5000pt]	经过内部LDO输出的3.3V电压，最大供电电流50mA。[size=10.5000pt]
20[size=10.5000pt]	VCC[size=10.5000pt]	PWR[size=10.5000pt]	芯片核电压，可以供3.3V~5.25V。[size=10.5000pt]
25[size=10.5000pt]	AGND[size=10.5000pt]	PWR[size=10.5000pt]	用于内部时钟倍频的模拟地。[size=10.5000pt]
8,24[size=10.5000pt]	NC[size=10.5000pt]	NC[size=10.5000pt]	无连接。[size=10.5000pt]
19[size=10.5000pt]	RESET#[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	复位引脚，低电平有效。内部有上拉电阻，不使用该引脚可以浮空。[size=10.5000pt]
26[size=10.5000pt]	TEST[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	内部测试引脚，正常工作是必须接地。[size=10.5000pt]
27[size=10.5000pt]	OSCI[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	12MHz晶体输入引脚。[size=10.5000pt]
28[size=10.5000pt]	OSCO[size=10.5000pt]	[size=10.5000pt]O[size=10.5000pt]	12MHz晶体输出引脚。[size=10.5000pt]
[size=10.5000pt]1[size=10.5000pt]	TXD[size=10.5000pt]	[size=10.5000pt]O[size=10.5000pt]	芯片的UART数据发送信号。[size=10.5000pt]
[size=10.5000pt]2[size=10.5000pt]	DRT#[size=10.5000pt]	[size=10.5000pt]O[size=10.5000pt]	数据终端准备控制输出/握手信号。[size=10.5000pt]
[size=10.5000pt]3[size=10.5000pt]	RTS#[size=10.5000pt]	[size=10.5000pt]O[size=10.5000pt]	请求发送控制输出/握手信号。[size=10.5000pt]
[size=10.5000pt]5[size=10.5000pt]	RXD[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	芯片的UART数据接收信号。[size=10.5000pt]
[size=10.5000pt]6[size=10.5000pt]	RI#[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	振铃提示控制输入信号。[size=10.5000pt]
[size=10.5000pt]9[size=10.5000pt]	DSR#[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	数据设置准备控制输入/握手信号。[size=10.5000pt]
10[size=10.5000pt]	DCD#[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	数据传输检测控制输入。[size=10.5000pt]
11[size=10.5000pt]	CTS#[size=10.5000pt]	[size=10.5000pt]I[size=10.5000pt]	清除发送控制输入/握手信号。[size=10.5000pt]
12[size=10.5000pt]	CBUS4[size=10.5000pt]	I/O[size=10.5000pt]	可配置CBUS输出引脚。[size=10.5000pt]
13[size=10.5000pt]	CBUS2[size=10.5000pt]	I/O[size=10.5000pt]	可配置CBUS输出引脚。[size=10.5000pt]
14[size=10.5000pt]	CBUS3[size=10.5000pt]	I/O[size=10.5000pt]	可配置CBUS输出引脚。[size=10.5000pt]
22[size=10.5000pt]	CBUS1[size=10.5000pt]	I/O[size=10.5000pt]	可配置CBUS输出引脚。[size=10.5000pt]
23[size=10.5000pt]	CBUS0[size=10.5000pt]	I/O[size=10.5000pt]	可配置CBUS输出引脚。[size=10.5000pt]

SF-USB子板的USB转UART芯片连接到FPGA的信号定义如表2.4所示。

表2.4 SF-USB子板连接引脚定义

名称	位置	功能描述
UART_RX[size=10.5000pt]	P1-5[size=10.5000pt]	FT232的UART接收信号。[size=10.5000pt]
UART_TX[size=10.5000pt]	P1-6[size=10.5000pt]	FT232的UART发送信号。[size=10.5000pt]