在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1795|回复: 4

[求助] verilog菜鸟问题请教

[复制链接]
发表于 2016-7-8 14:48:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
module V3_DDR2_MT46H64M16(
        input                                            sys_clk_ibufg,
        input c3_p0_wr_full,
        output test1
    );

reg [29:0]        c3_p0_cmd_byte_addr;
reg    test1_1;
  

always@ (posedge sys_clk_ibufg)
        if (c3_p0_cmd_byte_addr ==30'b10000_00000_00000_00000_00000_00000)
                begin
                        c3_p0_cmd_byte_addr <=30'b00000_00000_00000_00000_00000_00000;
                         if(!c3_p0_wr_full)
                                test1_1   <= 1'b1;
                          else
                                test1_1   <= 1'b0;
                end
        else
                c3_p0_cmd_byte_addr<=c3_p0_cmd_byte_addr+1;


assign test1=test1_1;

endmodule


初学verilog,
就这么简单的几行,仿真的时候c3_p0_cmd_byte_addr一直是红色,为何?

谢谢!
发表于 2016-7-8 16:13:50 | 显示全部楼层
初始化个值 0
发表于 2016-7-8 16:15:15 | 显示全部楼层
是不是c3_p0_cmd_byte_addr的初始值问题,你没赋初始值,所以c3_p0_cmd_byte_addr初始值是x,你赋初始值再试试
发表于 2016-7-8 16:20:10 | 显示全部楼层
没有初始化
发表于 2016-7-8 16:46:46 | 显示全部楼层
本帖最后由 高瞻forever 于 2016-7-8 16:52 编辑

代码中c3_p0_cmd_byte_addr没有初始化(即:没有赋初值),也就是说该信号在至始至终都是不确定的,因此仿真过程中一直为红色的不确定态。须在always语句前作初始化,例如:
initial
begin
c3_p0_cmd_byte_addr ==30'b00000_00000_00000_00000_00000_00000;
end
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 21:09 , Processed in 0.021191 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表