在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3297|回复: 2

[求助] Formality的RTL和网表对比出错

[复制链接]
发表于 2016-4-5 20:04:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
查了错误之后发现,是时钟选择模块出了问题。这个模块是一个三选一的MUX选择三个时钟中的一个。网表中确实是一个三选一的MUX,但是RTL里面显示的是一堆很奇怪的东西。所以想问一下Formality是什么原理将网表中的门和RTL的功能进行对比的?我这种情况可能的原因是什么?

谢谢!
发表于 2016-4-6 09:18:06 | 显示全部楼层
有加上 DC 出来svf吗?
加上还不行就试下 set_case_analysis吧, 印象中不需要这句也可以比。
 楼主| 发表于 2016-4-6 15:53:24 | 显示全部楼层
回复 2# zero_0


   你好,我已经加上svf文件了。   很奇怪,我单独综合了那个模块,是可以通过formality的,但是加进去就不行了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:40 , Processed in 0.016559 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表