vco不起振

wang1991 · 发表于 2015-12-31 10:52:32

您需要登录才可以下载或查看，没有账号？注册

x

单独的vco模块仿真，是能够正常起振的，但是放在整个PLL里面仿真，VCO就没有振荡起来，不管vtune是多少，总得有个振荡频率吧，可输出一直是高电平。将其它的模块删掉，单独仿VCO又可以振了。用的是Cadence的spectre，有没有人遇到过这种情况的？

daodai · 发表于 2015-12-31 11:13:33

maxstep怎么设的

wang1991 · 发表于 2015-12-31 11:21:44

回复 2# daodai

都是给的100p，单独仿振，放一起就不振，我将其改到50p一起仿还是不振

daodai · 发表于 2015-12-31 11:27:08

回复 3# wang1991

vco的load是什么，vco buffer的gate尺寸取得不讲究会影响整个tank的q值

wandola · 发表于 2015-12-31 12:40:56

vctl需要预设到一个初始电压值，这样vco才会从某个频率开始震荡。

rong00i8 · 发表于 2015-12-31 12:46:29

vco结构？

andy2000a · 发表于 2015-12-31 14:14:22

单独的vco模块仿真，是能够正常起振的，但是放在整个PLL里面仿真，VCO就没有振荡起来，不管vtune是多少，总 ...
wang1991 发表于 2015-12-31 10:52

登录/注册后可看大图

vco gain too low ??

hughhuang · 发表于 2015-12-31 15:15:01

你设置输出差分时钟的初始值了么？

wang1991 · 发表于 2016-1-2 22:52:30

回复 6# rong00i8

我将网标抽取出来在Hspice里面仿正常起振，看来是spctre的问题啊，有点略坑了

[求助] vco不起振