马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
Xilinx FPGA入门连载40:SRAM读写测试之设计概述特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1jGjAhEm
1 功能简介
如图所示,本实例每秒钟定时进行一个SRAM地址的读和写操作。读写数据比对后,通过D2 LED状态进行指示。与此同时,也可以通过chipscope pro在ISE中查看当前操作的SRAM读写时序。
2 模块划分
该实例的工程模块划分层次如图所示。
●
Sp6.v是顶层模块,主要完成各个子模块例化、相互接口的互联。 ●
Pll_controller.v模块是IP核,例化PLL功能完成时钟的倍频、分频管理。 ●
Test_timing.v模块产生SRAM的遍历读写请求,比对写入和读出的SRAM值是否一致,结果赋值给LED指示灯。 ●
Chipscope_debug.cdc模块引出设计模块内部信号,在chipscope下可以在线观察SRAM的读写时序。
|