在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2403|回复: 0

[求助] 求书:Verilog HDL 入门(第三版)

[复制链接]
发表于 2015-9-16 13:53:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求  书    :Verilog HDL 入门(第三版)   不是第二版~
前几章目录应该是:
第1章 简介
1.1 什么是Verilog HDL?
1.2 历史
1.3 主要能力
1.4 练习题

第2章 入门指南
2.1 模块
2.2 延迟
2.3 数据流风格的描述
2.4 行为风格的描述
2.5 结构风格的描述
2.6 混合设计风格的描述
2.7 设计的仿真
2.8 练习题

第3章 Verilog语言要素
3.1 标识符
3.2 注释
3.3 格式
3.4 系统任务和系统函数
3.5 编译器指令
3.6 值集合
3.7 数据类型
3.8 参数
3.9 练习题

第4章 表达式
4.1 操作数
4.2 操作符
4.3 表达式的类型
4.4 练习题

第5章 门级建模
5.1 内建基元(原语)门
5.2 多输入门
5.3 多输出门
5.4 三态门
5.5 上拉门和下拉门(电阻)
5.6 MOS开关
5.7 双向开关
5.8 门延迟
5.9 实例数组
5.10 隐含的线网
5.11 一个简单的示例
5.12 2-4编码器举例
5.13 主/从触发器举例
5.14 奇偶校验电路
5.15 练习题

第6章 用户定义的原语(基元UDP)
第7章 数据流建模
第8章 行为级建模
第9章 结构建模
第10章 其他论题
第11章 验证
第12章 建模示例
附录A 语法参考资料
参考文献
索引

在fpga资料里面搜到的第3版都是第二版的。
万分感谢~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:04 , Processed in 0.017232 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表