|
|
发表于 2015-9-12 19:09:15
|
显示全部楼层
我对drc有很多问题,搭车和大家学习下,说下我个人意见和问题,cell的delay和output cap有关,fanout和output cap没有直接关系
这个rule应该更多是为了工具更容易优化考虑,max fanout可以滤掉很大一部分output cap太大的问题,后面工具优化更容易
比如cts,我看到的文档说到,cts initial阶段建立基于负载的clock tree,cto阶段通过cell sizing, relocation,insert buffer优化clock tree达到design rule,如果实际的fanout太大,这几个方法可能很难获得很好的clock tree,这个值太小也不好,可能会造成很大的浪费
以上是我瞎说的,只做讨论用 |
|