设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › formality DC综合unmatch问题

返回列表发新帖

查看: 2609|回复: 3

[讨论] formality DC综合unmatch问题

发表于 2015-8-26 16:10:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

大神们,本人在formality 作验证的时候,报出好多寄存器unmatch的问题,有哪位之前遇到过的,给说下阿

相关帖子

回复

使用道具举报

楼主| 发表于 2015-8-27 10:23:18 | 显示全部楼层

哪位大神给说下阿

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-9-6 10:36:12 | 显示全部楼层

有没有加载SVF

回复支持反对

使用道具举报

发表于 2015-10-4 18:04:11 | 显示全部楼层

nice to know

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-15 08:03 , Processed in 0.013913 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表