在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2537|回复: 4

[求助] SDC中关于clk的问题

[复制链接]
发表于 2015-8-5 13:19:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

clk

clk

请问下这两种clock 有什么区别 ,怎么用?
发表于 2015-8-5 13:58:59 | 显示全部楼层
回复 1# IS_Kyle_


   带virt那个,是virtual clk,为了约束input/output port用。详情可以参考dc/pt manual
发表于 2015-8-5 14:17:20 | 显示全部楼层
回复 1# IS_Kyle_


   clkgrp_virt在creat_clock时没有apply到一个实际的pins上,所以为virtual clock。为clkgrp_PLL时钟是apply到CKOUT pins上的。上一个DC workshop的图帮助理解
virtual clock 1.png
 楼主| 发表于 2015-8-5 20:56:08 | 显示全部楼层
回复 2# sjtusonic

谢谢,感谢大神指点
 楼主| 发表于 2015-8-5 20:57:14 | 显示全部楼层
回复 3# 真我个性


    主要是对SDC理解还不深刻,刚学习实例不懂得区分,谢谢指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:18 , Processed in 0.020103 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表