|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
本帖最后由 540570549 于 2016-6-30 15:15 编辑
问各位大神一个pt静态时序分析问题 我在sdc文件中,设置spi总线如下 set_output_delay -max 13 -clock clk_spi以及set_out_delay -min -3 -clock clk_spi两条,但是pt报出的timing report却在data required time中加了延时-13和+3,正常来讲不应该是在data arrival time 中加延时 +13 以及 -3 吗?什么情况会导致延时加到data required time中去? |
|