用理想analogLib元件搭建全差分采样保持电路（含仿真源文件）

CmosLgh · 发表于 2022-1-12 14:10:08

楼主么么哒

joshuacp · 发表于 2022-1-12 14:32:15

Good.

kylinsky · 发表于 2022-2-17 15:02:17

suifengpiaoyang 发表于 2015-7-31 11:05
楼主，我用你说的理想开关，不过运放用的是实际运放（最简单的5管），
仿其他电路还好，不过能看到很多开关 ...

仿拉扎维的那个单位增益采样器，结果确实不对

奔跑的蜗牛牛 · 发表于 2022-3-1 11:39:12

胡萝卜123 发表于 2020-2-25 21:22
楼主，你描述switch的两点说明很有用，给出了开关导通的配置。我能问一下，什么状态下开关断开？我现在用控 ...

我也遇到同样的问题，用一定频率的控制信号控制开关，但开关一直处于导通状态，输出端加电容，控制负端加电阻都试了，还是不行，层主解决了吗。。。

fei0039 · 发表于 2022-3-1 22:06:08

感谢分享

fei0039 · 发表于 2022-3-1 22:08:13

感谢

fyqian · 发表于 2022-3-2 14:22:22

谢谢！~

Rino_Y · 发表于 2022-5-25 10:03:51

好东西啊学习一下

qmax · 发表于 2022-5-25 16:02:37

tks tks

jeffej · 发表于 2022-5-25 18:14:23

very good data to use analogLib元件 design 全差分采样保持电路

[原创] 用理想analogLib元件搭建全差分采样保持电路（含仿真源文件）