用理想analogLib元件搭建全差分采样保持电路（含仿真源文件）

cbdubvld · 发表于 2023-11-24 16:21:41

想问一下，我把理想全差分运放改成我自己的的运放的时候没有把办法正常工作了，是为什么吗，我单独仿真全差分的时候又是正常的

nothingneed · 发表于 2024-1-29 22:10:14

thxxxxxxxxxx

Bayamx · 发表于 2024-4-6 14:59:10

输入端口反了。其他没问题

binnq · 发表于 2024-4-8 14:31:00

感谢

binnq · 发表于 2024-4-10 11:18:12

感谢

Aflyer612 · 发表于 2024-7-3 21:10:55

感谢分享

binnq · 发表于 2024-7-4 09:23:36

感谢

叫二哈的哈士奇 · 发表于 2024-7-4 09:30:05

谢谢

merenguelee · 发表于 2024-7-4 16:50:37

谢谢，非常适合新手

鲶鱼 · 发表于 2024-8-13 14:32:35

谢谢分享

[原创] 用理想analogLib元件搭建全差分采样保持电路（含仿真源文件）