在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3163|回复: 5

[原创] 设计加入Chipscope 布线出错,问题比较有趣,大神请入

[复制链接]
发表于 2015-3-28 11:10:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在我的设计中,我用了2个DCM,外部时钟通过全局时钟引脚进入FPGA,在FPGA内部,我对时钟信号进行了如下处理,IBUFG+BUFG+DCM(两个),得到了两组频率比较高的时钟信号,这样的设计在不添加chipscope时是没问题的,综合,布线均能通过。但是,添加chipscope,在ILA中,采样时钟设置为时钟信号(这些时钟信号都是全局时钟信号),布线出现了错误ERRORlace:1138 - Automatic clock placement failed. Please attempt to analyze the global clocking required for this
   design and either lock the clock placement or area locate the logic driven by the clocks so that the clocks may be
   placed in such a way that all logic driven by them may be routed. The main restriction on clock placement is that
   only one clock output signal for any competing Global / Side pair of clocks may enter any region. For further
   information see the "Quadrant Clock Routing" section in the Spartan3e Family Datasheet.”
我不知道这是什么原因,是我的时钟树出错了吗?但是为什么在不添加chipscope时不报错;还是我的采样时钟设置出来问题?请论坛上的大神们,能给个建议啊!!
发表于 2015-3-29 22:21:23 | 显示全部楼层
不太明白为什么ibufg和dcm之间要加个bufg?
发表于 2015-3-29 23:02:03 | 显示全部楼层
进DCM的时钟不能再被其它模块了,也包括chipscope,chipscope只能用DCM输出的时钟。
发表于 2015-8-11 22:42:42 | 显示全部楼层
把bufg拿掉,用IBUFG+DCM,然后你的chipscope的采样始终建议用DCM的输出时钟,你可以再造一个和IBUFG输出的clock的同频的时钟。
发表于 2015-8-11 23:23:15 | 显示全部楼层
全局时钟是走专有时钟线路的,chipscope的采样时钟最好用dcm输出时钟。
发表于 2016-7-25 21:31:53 | 显示全部楼层
路过学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:57 , Processed in 0.022091 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表