设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_Testbench设计技巧和策略

1 2 3 45 / 5 页

发新帖

楼主: dager168

[资料] Verilog_Testbench设计技巧和策略

发表于 2017-2-22 09:49:00 | 显示全部楼层

回复 1# dager168

XXXXXXXXXXXXXXXXX

回复支持反对

发表于 2017-5-12 14:35:06 | 显示全部楼层

挺贵啊！！不过还是多谢分享！

回复支持反对

发表于 2017-5-26 15:06:56 | 显示全部楼层

[资料] Verilog_Testbench设计技巧和策略
介绍Verilog_Testbench设计技巧和策略，思路很好！

Verilog_Testbench设计技巧和策略.pdf (124.03 KB)

回复支持反对

发表于 2017-5-27 17:37:56 | 显示全部楼层

下来看看

回复支持反对

发表于 2017-6-5 21:49:06 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

1 2 3 45 / 5 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 13:56 , Processed in 0.015674 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表