在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dager168

[资料] Verilog_Testbench设计技巧和策略

[复制链接]
发表于 2017-2-22 09:49:00 | 显示全部楼层
回复 1# dager168


   XXXXXXXXXXXXXXXXX
发表于 2017-5-12 14:35:06 | 显示全部楼层
挺贵啊!!不过还是多谢分享!
发表于 2017-5-26 15:06:56 | 显示全部楼层
[资料] Verilog_Testbench设计技巧和策略
介绍Verilog_Testbench设计技巧和策略,思路很好!

Verilog_Testbench设计技巧和策略.pdf (124.03 KB)
发表于 2017-5-27 17:37:56 | 显示全部楼层
下来看看
发表于 2017-6-5 21:49:06 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:32 , Processed in 0.016273 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表