在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dager168

[资料] Verilog_Testbench设计技巧和策略

[复制链接]
发表于 2015-4-9 22:30:24 | 显示全部楼层
多谢 有用
发表于 2015-4-22 10:33:26 | 显示全部楼层
這東西挺好的的,謝謝分享
发表于 2015-4-23 14:03:59 | 显示全部楼层
介绍Verilog_Testbench设计技巧和策略,思路很好!
发表于 2015-4-23 14:04:21 | 显示全部楼层
思路很好!
发表于 2015-4-23 14:50:57 | 显示全部楼层
真的只有3pages?
发表于 2015-4-24 21:22:15 | 显示全部楼层
赚完新元就跑
发表于 2015-11-17 14:59:25 | 显示全部楼层
Verilog_Testbench设计技巧和策略
发表于 2016-1-27 10:08:29 | 显示全部楼层
感谢楼主分享
发表于 2016-10-6 09:35:14 | 显示全部楼层
下来看看
发表于 2016-11-11 11:09:54 | 显示全部楼层
很想下来来学习一下,真的很不错哦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:34 , Processed in 0.022757 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表